

Patent number: JP60035574
Publication date: 1985-02-23
Inventor: KOBAYASHI SHIYUNSUKE; UEHARA KIYOHIRO;
ENOMOTO TAKAMICHI; OOTA WASABUROU
Applicant: RICOH KK
Classification:
- **International:** H01L27/12
- **European:** H01L27/13; H01L29/786F
Application number: JP19830144606 19830808
Priority number(s): JP19830144606 19830808

[Report a data error here](#)

Abstract of JP60035574

PURPOSE: To facilitate the decrease of weight with a large degree of freedom in shape and improve the impact resistance by a method wherein the title substrate is constructed by the formation of the title transistor on a flexible substrate. **CONSTITUTION:** The flexible substrate 1 is a transparent film of poly-ether-sulfone. A gate electrode 2 and an electrode 3 serving as one electrode of a charge holding capacitor are formed on this substrate 1. Next, an insulation film 4 is formed further from above these electrodes 2 and 3. The material of the film 4 is tantalum pentoxide. Moreover, a semiconductor film 5 is formed over the electrode 2 from above the film 4. The material of the film 5 is tellurium. Then, a source electrode 6 and a drain electrode 7 are formed by vapor-deposition of Ind oxide. The matrix substrate for the title transistor can be thus obtained. Processes from the formation of the electrodes 2 and 3 to that of the source and drain electrodes 6 and 7 are all carried out by vapor-deposition; formation by vapor deposition enables film formation without heating the substrate 1 to over a high temperature for substrate deformation.

①日本国特許庁 (JP) ②特許出願公開
 ③公開特許公報 (A) 昭60-35574

④Int.Cl.⁴ H 01 L 29/78 / H 01 L 27/12 ⑤識別記号 廣内整理番号 7377-5F 8122-5F ⑥公開 昭和60年(1985)2月23日
 ⑦審査請求 未請求 発明の数 1 (全3頁)

⑧発明の名称 薄膜トランジスター基板

⑨特願 昭58-144606
 ⑩出願 昭58(1983)8月8日

⑪発明者 小林 駿介 東京都練馬区西大泉3-13-40
 ⑫発明者 上原 清博 東京都大田区中馬込1丁目3番6号 株式会社リコー内
 ⑬発明者 横木 章道 東京都大田区中馬込1丁目3番6号 株式会社リコー内
 ⑭発明者 太田 和三郎 東京都大田区中馬込1丁目3番6号 株式会社リコー内
 ⑮出願人 株式会社リコー 東京都大田区中馬込1丁目3番6号
 ⑯代理人 先理士 深山 亨

明細書

発明の名称

薄膜トランジスター基板

特許請求の範囲

可操作性を有する基板上に、ゲート電極、絶縁膜、半導体膜、ソース電極、ドレイン電極を形成して、薄膜トランジスターとしたことを特典とする、薄膜トランジスター基板。

発明の詳細な説明

(技術分野)

この発明は、薄膜トランジスター基板、詳しくは全体として可操作性を有する薄膜トランジスター基板に関する。

(従来技術)

薄膜トランジスター、すなわち、薄膜状に形成されたトランジスターが知られている(特開昭55-166860号公報、特開昭55-166861号公報、特開昭56-22760号公報等)。

しかし、従来知られている薄膜トランジスターは、ガラスやシリコン等、硬質の基板を用い、こ

の硬質基板上に薄膜トランジスターを形成しており、このため、薄膜トランジスター基板の形状が、硬質基板により限定されてしまう、薄膜トランジスター基板が電極を形成し難い、基板を薄くすることが困難である、等の問題がいた。

(目的)

そこで、本発明は、上記問題を解決した、新規な、薄膜トランジスター基板の提供を目的とする。

(構成)

以下、本発明を説明する。

本発明による、薄膜トランジスター基板は、可操作性を有する基板上に、薄膜トランジスターを形成することにより構成される。薄膜トランジスターは、ゲート電極、絶縁膜、半導体膜、ソース電極、ドレイン電極を有する。

可操作性を有する基板は、本発明の構成の一環をなすものであるが、各種の可操作性樹脂、例えば、ポリエチレンテレフタレート、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリイミ

BEST AVAILABLE COPY

特開昭60-35574(2)

板として、プラスチックフィルム等、耐熱性のないものを用いる場合には、使用できない。

そこで、発明者は、以下の如き手順で、導電トランジスター・マトリックスを形成した。これを、分3圖を参照して説明する。

分3圖において、符号1は、可撓性を有する基板であって、ポリエーテルスルホンの透明フィルムである。

この基板1上、ゲート電極2と、導電性用のキャパシターの一方の電極となる電極3とを、形成した(分2圖(1))。これら電極2、3の形成は、接着法により行った。

ゲート電極2は、分1圖のトランジスター104のゲート電極となるべきもので、分1圖から明らかなように、ゲート配線101に接続される。また、電極3は、キャパシター105の一方の電極となるべきものであって、ゲート配線102に接続される。なお、電極2、3は、焼成インジウムで形成したが、金、アルミニウム等を用いてもよい。

次に、この電極2、3の上からさらに、耐熱性

ド、ポリプロピレン、セルロースアセテート、セルローストリアセテート、や或ガリエスチル等が好適である。

以下、具体的な如きにて説明する。

発明者は、本発明の1実施例として、液晶表示電子の液晶駆動用アクティブラミトリックス基板を、導電トランジスター基板として作製してみた。

分1圖は、液晶表示電子の1画面単位の等価回路を示している。図中、符号101、102は、それぞれ、1行目、1+1行目のゲート配線を、符号103は1列目のデータ配線を示す。また、符号104は、1行1列のスマートセンタ基板トランジスター、符号105は、電荷保持用のキャパシター、符号106は、液晶によるキャパシタ化、それぞれ示す。

さて、導電トランジスターの作製方法は、前述の特開昭56-22780号公報等に開示された方法が知られているが、これらの方針は、いずれも、蒸着(デポジション)、表面処理、熱処理等、高温で処理する工程を含むから、可撓性を有する基

板を形成した(分2圖(1))。基板4の材料は五酸化タンタル、成形は蒸着形成である。

さらに、この基板4の上から、ゲート電極2の上部に、半導体膜5を形成した。半導体膜5の材料はテルル、成形は蒸着形成である。

次に、焼成インジウムの蒸着によって、ソース電極6、ドレイン電極7を形成した。この状態を分2圖(2)に示す。

ソース電極6は、分1圖に示す如く、データ配線103に接続される。

また、ドレイン電極7は、電極3とともに、キャパシター105を構成し、かつ、液晶駆動用電極となる。

このようにして、導電トランジスター・マトリックス基板が得られた。電極2、3の形成からソース、ドレイン電極6、7の形成に至るまで、すべて、蒸着で行ったが、蒸着形成では、基板1を基板の变形高溫以上に加熱することなく蒸着形成が可能であるので、導電トランジスターの作製のさい、基板1が熱でそこなわれることがない。

なお、成形手順として、蒸着のかわりにスパッタリングを用いても同様の効果が得られる。

このようにして得られた、導電トランジスターにつき、分3圖の如きスマートセンタ特性を確認した。各電極3-1、3-2、3-3、3-4に対し、パラメーターとしての、データ配線103の電圧V_dは、それぞれ、+2V、0V、-2V、-4Vである。

ドレイン電極が燃れると、これに対応する液晶セルが駆動されることになる。

その後、この導電トランジスター基板の表面に、配向剤層をさらに形成し、表面をラビングした。

また、焼成インジウム膜を形成した板部材に配向剤膜を塗り、10μm程のプラスチックビーズを分散させ、この板部材と、上記の如く得られた、液晶駆動用アクティブラミトリックス基板とを、対向させ、周辺を接着材によりシールし、内部空間に液晶を注入して液晶セルとした。さらに偏光方向が互いに直交した偏光板の間に、液晶セルを挟持させることにより、可撓性のある、アクティブ

JAPAN
AVAILA
BLE CO
PY

マトリクス駆動表示装置が得られた。

(効 果)

以上、本発明によれば新規な、薄膜トランジスター基板を提供できる。

この薄膜トランジスター基板は、可撓性を有する基板上に、薄膜トランジスターを形成するので、形状の自由度が大きく、また製造化も容易で、耐衝撃性にもすぐれ、作業性も極めて良好である。

従って、センサー、誘導素子、回路基板などとして用いられる際、これらの設計部位や、作業手順に大きな自由度が得られ、設計の自由度も拡大する。なお、基板として、各種プラスチックを用いることに関しては、従来、プラスチック中の不純物の存在の影響から、プラスチックを基板として薄膜トランジスターを作製しても充分な性能を有するトランジスターが得られないとの見解が支配的であったが、本発明者らの発明によれば、硬質基板を用いる場合に比して優劣つけがたい特徴を有する薄膜トランジスター基板が得られた。

図面の簡単な説明

特開昭60-35574(8)


第1図は、本発明の1実施例の、1半枚の板面回路を示す図、第2図は、薄膜トランジスター作製の手順を示す説明図、第3図は、本発明による薄膜トランジスター基板の、スイッティング特性を示す図である。

1…可撓性を有する基板、2…ゲート電極、4…絶縁膜、5…半導体膜、6…ソース電極、7…ドレイン電極


代理人 錦山



第1図



第2図



第3図

